在许多需要高数据量和高带宽的系统中，DDR是广泛使用的内存。了充分利用DDR容量和速度的优势（主要针对DDR读写特性），设计了一种基于FPGA的DDR控制器，以实现高效读写。设置是在Altera cycloneII系列的EP2C6Q240C8 FPGA上进行的。DDR（全名DDR SDRAM）是我们熟悉的一种内存。为它允许在时钟的上升沿和下降沿访问数据，所以它的速度是相同频率下SDRAM的速度的两倍。外，DDR在容量方面进行了比较。
SDRAM也有所改进。此，DDR通常用于具有大数据吞吐量和高速的系统中。DDR控制器实际上是在用户端和DDR存储器之间传输数据的桥梁。过DDR控制器，用户方命令将转换为DDR内存支持的命令格式，以便用户方可以访问DDR。
DDR操作命令主要包括诸如预加载，刷新，自动更新，启用，读取，写入和模式寄存器设置之类的命令。电后，必须先初始化RCD，然后才能执行正常操作[1]。据DDR读写规范，必须在DDR读写之前激活相应的线路，并且在更改线路时必须预加载在关闭之前打开的线路。外，DDR也必须定期更新。
了实现最有效的读写，我们需要在读写过程中尽量减少预充电，激活和刷新操作的次数。外，最好在读写数据时实现透明的数据读写，即从DDR数据端口连续读写数据。于突发刷新命令会中断读取和写入操作，因此在连续读取和写入期间最小化刷新次数是提高读取和写入效率的方法之一。行中。两种方法可确保在读取和写入期间避免使用刷新命令。一种是刷新行，以在每次读写操作之前刷新。二种方法是在读写之前刷新所有行。行集中刷新。第一种方法中，在下一个刷新命令到来之前，读写时间为64个/行ms。第二种方法中，集中刷新时间从64毫秒中减去，这是可用于读取和写入的时间。用集中式更新的缺点是更新时间相对较长，如果DDR控制器执行集中式更新，则用户必须读写DDR，然后他必须等到最后一个。路在发送和读取之前被新终止，这需要更多的实时性能。于高级系统，如此长的等待时间是不可接受的。果使用第一种刷新方法，则最坏的情况是等待刷新行所花费的时间。一个要点是，如果使用集中式刷新，则两次集中式刷新之间的较长的延迟用于读取和写入数据。了确保不间断的读写，用于数据缓冲的FIFO的面积也将较大，因此最好采用第一种刷新方法。小化预加载和激活次数也是一种提高读写效率的方法。了最大程度地减少预加载和激活的次数，我们需要在激活一行后读取和写入所有需要读取和写入该行的数据，然后预加载该行，以便我们能够访问线路必须使用相同的突发长度，因为每次在读取数据之前将模式寄存器设置为1时，都会伴随有预充电操作和激活操作。此设计中，我们将突发长度设置为2，这可以节省最大的时间。果DDR突发长度不固定或设置为其他值，则会浪费时间。如，当用户要读取6个字节的数据时，突发长度设置为2，并且只需要向DDR发送三个读取命令；如果将突发长度设置为4，则应发送两个读取命令，但它将再读取2个字节。据;如果DDR突发长度设置为8，它还将读取2个字节的数据。以删除附加的2字节数据，但是无法记录时间。
果您不想读取更多数据，则需要重置模式寄存器，但这会花费更长的时间。此，最好将DDR的突发长度设置为2，这样就不会读取过多的数据。高DDR读写效率的另一种方法是透明的数据读写。明读写的前提是DDR突发长度应为固定值。DDR突发长度设置为2时，为了实现透明的数据连接，应在每个时钟的下降沿连续发送命令（时钟指的是CK信号，而不是其信号）微分）。以保证DDR可以在每个时钟的上升沿采样读写命令。然，当DDR控制器中的数据FIFO未满时，会发生上述情况，如果数据FIFO已满，则在读取数据时应暂停发送读写命令。据已暂停。FIFO未满时，数据连续性主要取决于突发长度和两个相邻读取命令之间的时间间隔。果突发长度设置为4，则必须在两个读取命令之间插入NOP命令，以实现透明的数据读取和写入。计DDR控制器时，除了可以由用户发送的读取和写入命令外，其他命令也不受用户保护，并且诸如刷新，激活和复位之类的命令也受到保护。充电由DDR控制器的内部逻辑产生。DDR控制器的内部结构如图1所示。中，主要的用户接口信号如图2所示。DR具有标准接口信号，此处不再显示。中的状态机是整个DDR控制器的控制核心，主要负责控制其他模块的工作。PLL使用输入时钟作为参考来实现锁相，从而产生一个或多个片上同步倍频或分频时钟[2]。此设计中，其主要功能是从时钟获得90（生成）和180。
移（差分时钟信号）。新计数用于生成定期刷新请求。址解码将用户终端地址转换为DDR的Bank1，Bank0，行地址和列地址。此设计中，同一FIFO用于读取和写入，因为当读取和写入的数据量较大且FIFO两端之间的时钟频率差较大时，该区域FIFO的数量将非常大。DDR存储器时钟的上升沿和下降沿具有数据传输功能，因此用户界面的数据宽度是DDR存储器总线[3]的宽度和FIFO的宽度的两倍。被设计为DDR数据总线宽度的两倍。令的解码负责生成正确的读取和写入命令。Rd为“ 1”且Wr为“ 0”时，读取命令有效；当Rd为“ 0”且Wr为“ 1”时，写命令有效。他条件表明命令无效。发计数模块将用户需要读写的数据长度转换为N个长度为2的DDR突发。
次执行一次突发时，N会自动减少1，并且读写当值N等于0时终止。口控制逻辑生成各种DDR命令的正确同步以及数据的发送和接收。断产生模块在执行读写命令后产生一个中断信号，接收到该信号后，恒温阀芯用户决定下一次发送。初设计的DDR测试模型使用美光的mt46v4m16，仿真结果正确。后使用Altera的CycloneII EP2C6Q240C8系列来实现设计，最高频率可以达到175MHz，在167MHz的工作频率下，数据传输速率达到5.2Gbps。
本文转载自
恒温阀芯 https://www.wisdom-thermostats.com