MOSFET选择DC / DC开关控制器是一个复杂的过程。考虑MOSFET的标称电压和电流来选择合适的MOSFET是不够的。了将MOSFET保持在指定范围内，必须在低栅极负载和低导通电阻之间找到平衡。多负载电源系统中，这种情况将变得更加复杂。DC / DC开关电源因其高效率而被广泛用于许多现代电子系统中。如，具有高侧FET和低侧FET的降压型同步开关稳压器，如图1所示。两个FET根据控制器设置的占空比进行切换，以便达到理想的输出电压。压调节器的占空比公式如下：间歇期间由导通引起的体二极管损耗，但是在本文中，我们将主要讨论交流和直流损耗。开关电压和电流都不为零时，交流开关损耗会在导通和关断之间的过渡期间发生。2中突出显示的部分显示了这种情况。据公式4，减少这种损耗的一种方法是缩短开关的上升和下降时间。可以通过选择较低的栅极负载FET来实现。一个因素是开关频率。关频率越高，在图3所示的升程过渡区域中花费的开关时间百分比就越高。此，更高的频率意味着更大的交流开关损耗。此，减少交流损耗的另一种方法是降低开关频率，但这需要更大且通常更昂贵的电感器，以确保峰值开关电流不超过规格。
于FET的导通电阻，当开关处于导通状态时，会发生直流损耗。图4所示，这是形成I2R损耗的非常简单的机制。是，导通电阻随FET结温的变化而变化，这使这种情况变得复杂。此，当使用公式3、4和5准确计算导通电阻时，应使用迭代方法，并应考虑FET的温度升高。
少直流损耗的最简单方法是选择低电阻FET。外，恒温阀芯直流电流损耗与FET运行时间的百分比成正比，如前所述，这是高端FET控制器的占空比加上1减去低端FET占空比。图5可以看出，更长的工作时间意味着更高的DC开关损耗。如，如果使用中间的DC电压轨，并且可以更改输入电压，则设计人员可以更改占空比。管选择低栅极负载和低导通电阻的FET是一个简单的解决方案，但仍需要在这两个参数之间进行权衡和平衡，如图6所示。栅极负载通常意味着较小的栅极面积/较少的并联晶体管，并因此而产生高导通电阻。一方面，使用更大/更多的并联晶体管通常会导致导通电阻低，从而增加栅极负载。意味着FET的选择必须平衡这两个相互矛盾的规范。外，必须考虑成本因素。占空比设计意味着高输入电压。于这些设计，高端FET通常处于关闭状态，因此直流损耗很小。是，高FET电压会导致高AC损耗，因此即使导通电阻很高，也可以选择具有低栅极负载的FET。端FET大部分时间仍处于开启状态，但交流电流损耗极小。
是由于以下事实：由于FET主体的二极管，导通/关断期间低压侧FET的电压非常低。电阻FET导通，栅极负载可能非常高。7显示了上述情况。果降低输入电压，则可以在高端FET大多处于导通状态的情况下实现高占空比设计，如图8所示。这种情况下，电流损耗DC高，导通电阻低。
决于输入电压，AC损耗可能不如低压侧FET大，但仍不如低压侧FET低。此，始终需要合适的低栅极负载。要求在低导通电阻和低栅极负载之间做出折衷。于低端FET，运行时间最短并且交流电流损耗很小，因此，可以根据价格或数量而不是有源电阻来选择正确的FET。格负载。设负载点稳压器（POL）可以指定某个中间电压轨的标称输入电压，那么最佳的解决方案是高输入电压/低占空比或低输入/高占空比在TI的WEBENCH Power Designer中创建一个设计，并以它为例。用不同的输入电压来调制占空比，同时可视化FET的功耗。图9中，高端FET响应曲线表明，当占空比为25％至40％时，AC损耗大大降低，而DC损耗则呈线性增加。此，大约35％的占空比应该是选择具有电容和导通电阻的平衡FET的理想值。过不断降低输入电压并增加占空比，可以实现最低的AC损耗和最高的DC损耗，在这方面，您可以使用低导通电阻FET以及高门负载折衷的选择。图10所示，DC损耗随着控制器的占空比从低到高线性减小（低压侧FET工作时间更短），并且当控制器的占空比达到最小时，损耗最小高。个电路板的交流损耗非常低，因此在所有情况下，您都应选择在运行时使用低电阻FET。11显示了当我们组合高端和低端的损失时，总收益如何变化。以看出，在这种情况下，当占空比高时，总的FET损耗最小，效率最高。率从94.5％提高到96.5％。幸的是，为了实现低输入电压，有必要降低中压轨电源的电压以增加其占空比，因为它是由固定输入电源供电的。此，这可能会抵消POL中获得的全部或部分增益。一种方法是不使用中间轨，而是直接从POL稳压器的输入电源输入，目的是减少稳压器的数量。时，服务率低，应仔细选择FET。具有多个输出电压和电流要求的电力系统中，情况将更加复杂。WEBENCH Power Designer工具可用于可视化此类系统的权衡选择过程。工具使用户能够查看使用不同中间轨电压的各种情况，并比较不同POL调节器占空比的效率，成本和体积。12显示了一个输入电压为28 V，总共8个负载，4个不同电压，范围为3.3至1.25 V的系统。三种比较方法：1）否中间轨，通过输入电源直接提供28V的电压，以实现POL调节器的低占空比； 2）使用12 V中间轨，POL稳压器具有平均占空比； 3）使用5V中轨，高POL调节器占空比。13和表1显示了比较结果。这种情况下，没有中间轨电源的架构成本最低，具有12 V中间轨电压的架构效率最高，具有5 V中间轨电压的架构。到最小音量。
此可以看出，对于这种大规模系统，在单个POL电源的情况下看到的这些参数没有明显的趋势。是因为使用多个稳压器时，除了中轨稳压器本身之外，每个稳压器都有不同的负载电流和电压要求，并且这些要求可能会相互冲突。究这种情况的最佳方法是使用WEBENCH Power Designer之类的工具来评估不同的选项。而言之，FET的选择是一项复杂的任务，但如果选择正确，则可以实现低成本和高效率的电源系统。如WEBENCH电源设计之类的工具可以帮助用户直观地比较不同的方法，做出平衡的选择和折衷，并快速实现理想的设计。
本文转载自
恒温阀芯 https://www.wisdom-thermostats.com