本文介绍一种设计用于处理高分辨率视频图像的基于FPGA的SDRAM控制器的方法。过设置SDRAM的运行状态，以突发模式运行它。视频同步信号的控制下，多行连续的SDRAM存储空间用于访问视频数据。
在数据接口部分添加FIFO，缓冲一行视频，并在像素时钟的控制下实现视频数据的实时存储和回放。过修改相关参数，可以使用所有VESA分辨率视频流。有通用性强，系统复杂度低，可靠性高和可扩展性的特点。某种类型的机载大屏幕显示系统中，SDRAM控制器用于执行翻转功能等，这也验证了该控制器的实用性。着人们对视频图像的清晰度和详细显示的日益增长的需求，高分辨率和高分辨率视频标准陆续推出。引起了数据处理速度和数据处理量的极大提高，并且对数据缓存容量和控制提出了更高的要求。常用的存储器中，SDRAM具有容量大，速度快的特点，价格相对便宜，被广泛用于图像处理中的图像缓存。频[1]。基于FPGA的高分辨率视频图像处理系统中，不可避免地会涉及使用FPGA来实现SDRAM控制器的方法[2]。是，由于SDRAM的操作模式复杂，通常控制器所支持的视频分辨率不高。
然高分辨率视频图像已经变得很流行，视频图像处理专家也越来越多地研究支持高分辨率的SDRAM控制器的设计。SDRAM主要包括初始化，读/写操作，更新，激活，预加载等操作。美光的SDRAM MT48LC4M32B2TG模型为例。先激活特定的存储体和行，然后执行读取或写入命令以及要访问的起始列。出读取命令后，必须等待CAS延迟，然后有效数据才会出现在数据总线上。
出写命令后，有效数据立即出现在数据总线上。取和写入命令可以分为单模式和突发模式，突发模式根据突发的长度分为1、2、4、8和全屏模式。束。于SDRAM内部电路的特性，必须执行刷新命令以避免数据丢失。64毫秒内至少需要刷新4，096次。执行读/写命令之前，必须发出激活命令以激活特定存储区中的线路。活后，恒温阀芯此行将保持有效，直到收到预充电命令。pre-billing命令用于关闭特定银行或所有银行中的行。了满足SDRAM刷新要求，在每条SDRAM操作线之后执行刷新操作，该操作由输入视频线同步信号（HSY）触发。然没有输入，为了保证最后存储的数据不会丢失，请切换到自动刷新模式。制器一旦检测到HSY不变，就激活自动更新模式并定期更新SDRAM。于突发的最大长度为256，因此激活，读取/写入命令，突发终止，刷新等。须在每两行操作之间执行一次。于像素时钟频率用于读取/写入数据，因此整个FPGA系统只有一个时钟域，这可以保证整个系统是根据时钟来设计的。步系统，可以提高整个系统的可靠性。将是一个问题，如果您只想在视频的有效时间内（即DEN高电平）完成对一行视频数据的读/写作业，则它无法响应要求。
解决此问题，必须借用线路同步时间，前沿和后沿，但是在DEN无效后不传输视频数据。了解决这个矛盾，必须在SDRAM控制器和数据流的输入/输出接口之间设计两种单独的设计。FIFO，深度大于一线的视频数据，使用乒乓球确保视频流顺畅。系统的输入为多通道DVI信号，输入视频分辨率为1280×1024，DVI信号经过DVI解码后输入到FPGA。了在FPGA内部完成视频处理算法和翻转功能，在FPGA外部悬挂了两组SDRAM，以实现乒乓操作并确保系统处理速度。
理后的视频通过LVDS信号转换并输出到LCD屏幕进行显示。于左右翻转，可在FPGA中轻松使用双端口RAM。上到下的映像切换，因为它涉及数据帧的处理，因此必须通过外部SDRAM缓存进行。于上述SDRAM控制器的采用，可以实现SDRAM命令的读取方式。视频数据写入SDRAM时，从第一行开始依次写入地址。取过程从最后一行开始反转。
设计针对用于高分辨率视频图像处理的SDR SDRAM控制器的设计，它使用统一的像素时钟进行系统操作，从而降低了系统复杂性并提高了系统可靠性。
频处理具有很大的通用性；它具有自动刷新功能，无需外部信号输入即可自动刷新，以确保最终存储的数据不会丢失；它可以通过添加外部模块来控制读和写地址来执行图像翻转功能。控制器已在Altera Stratix II系列FP2S60F1020I4 FPGA平台上成功实现了各种视频处理功能，这已验证了该控制器的实用性。
本文转载自
恒温阀芯 https://www.wisdom-thermostats.com