USB 2.0控制器支持USB 2.0协议和UTMI接口规范。制器的一侧通过UTMI接口连接到物理层（PHY），以与USB设备通信，另一侧通过功能接口连接到微处理器。USB 2.0控制器主要由协议层，UTMI接口，功能接口，仲裁和存储接口组成。过分析每个模块的功能并在仿真软件中进行验证，该控制器可以满足通用设备的数据传输要求。USB（通用串行总线，通用串行总线）是由Intel，Compaq，IBM，Microsoft和许多其他公司共同提供的通用串行总线[1]，现在它已成为计算机和计算机的输入/输出标准。USB 2.0外设，该规范是USB 1.1规范之后的USB总线通信的新规范。今，USB总线已成为PC主板上的标准配置，USB作为一种新型接口，因其具有传输速度更快等优点而受到用户的青睐。实际的联系[2]。高速数据采集或传输中，目前大多数使用USB 2.0和FPGA或DSP接口控制器来实现[3]。文介绍的USB 2.0控制器为外围设备提供了功能接口，并且可以通过此接口控制器将外围设备轻松连接到计算机。于USB 2.0控制器是根据USB 2.0规范设计的，因此该控制器可以使设备在高速和全速USB模式（12和480 Mb / s）下运行。USB 2.0控制器的硬件电路主要分为两部分：一个是接口部分，另一个是协议层。口部分包括三个接口：一个是与物理层通信的UTIM接口；另一个是与物理层通信的UTIM接口。个是访问存储器并执行数据流操作的存储器接口，另一个是与微控制器通信的功能接口。USB 2.0控制器的结构框图如图1所示。TMI接口主要负责完成与物理层的数据交换，时钟传输和操作模式的选择（逻辑模块分为五个部分：接收数据缓冲模块，发送数据缓冲模块和发送数据总线接口。收数据总线接口，接口控制状态机。
理层需要一个外部收发器，收发器的主要功能是执行较低级USB协议规范所需的信号处理，包括串行到并行转换和信号的并行到串行转换，位的填充和删除，时钟的恢复和同步以及Go同步。要目的是通过在设备制造商的发展中去除高速逻辑部分等，将数据从总线上的时钟域传输到处理时钟域。[4]。功能接口为外部微控制器提供控制通道，以操作USB 2.0控制器。
了允许在不同的控制平台上移植USB 2.0控制器，使用Wishbone总线的规范设计了主机接口。Wishbone总线的规范通过在IP内核之间建立通用接口来完成互连，该接口可用于在柔性内核，实心内核和硬核之间进行互连[5]。备控制器通过WISHBONE接口在外部提供两种类型的中断输出（INTA，INTB）。
发生导致中断的事件时，INTA或INTB将向可能在外部的处理器发出中断请求[6]。部存储器使用同步静态随机存取存储器（SSRAM）。方面，存储器接口主要负责访问SSRAM，另一方面，仲裁器负责协议层或外部微控制器的仲裁，以执行交换。SSRAM读取数据。议层负责所有输入/输出数据操作和控制通信。原理图如图2所示。MA接口和存储器主要完成SSRAM与通过USB电缆连接的外部设备之间的数据传输。据包组装模块完成输出数据的数据包组装，例如插入PID（数据包标识符），ADDR（地址），ENDP（端口号），CRC（循环冗余校验），等等组合的数据进入UTMI模块中的输出缓冲区。据包分解模块以USB格式解压缩输入数据，解压缩后的数据进入下一个模块。议引擎处理USB传输的信号，例如令牌，数据和握手。有传输都与设备端点（7）之间进行。USB 2.0控制器的端点数最多可以为16。控制器可以通过写入端点寄存器EPn_CSR，EPn_INT，EPn_BUF0，EPn_BUF1（n = 0、1， 2 … 16）。EPn_CSR是控制状态寄存器。寄存器用于指定端点操作模式，并将指定端点的状态报告给微控制器。
1列出了它的某些功能。始状态下，EPn_CSR = 0000h。EPn_INT是一个中断源寄存器。寄存器用于向控制器提供有关中断源的详细信息。2列出了它的一些功能。始状态下，EPn_INT = 0000h。EPn_BUF是端点缓存注册表。寄存器用于存储每个端点的缓存指针。个端点都有两个具有相同功能的高速缓存寄存器，用于双高速缓存操作。EPn_BUF位0到16是高速缓存指针，17到30位是高速缓存大小，而31位是使用情况指示符。位由主机控制器设置。缓冲区为空或重新加载数据或初始化时，它等于0。用时为1。始状态下，EPn_BUF = FFFFFFFFh。存指针指向内存中的数据结构。指针数据全为1时，表示缓冲区尚未接收到数据。未为所有缓冲区分配数据时，主机控制器必须响应USB主机的NAK信号。USB 2.0控制器支持双缓冲区操作功能。
冲区0和缓冲区1交替使用以减少微控制器的延迟要求。制端点与普通端点不同，buffer0用于输出缓冲区，buffer1用于输入缓冲区，因此令牌数据的传输将首先写入buffer0， ACK信号或输出数据的输入数据将是第一个写入buffer1的数据。DMA操作允许USB 2.0控制器和微控制器之间的透明数据传输，每个端点都有一个DMA请求信号（DMA_REQ）和一个DMA确认信号（DMA_ACK）。
控制寄存器中的DMA激活位（DMAEN）被置位时，USB控制器使用DMA_REQ和DMA_ACK信号来控制DMA传输。DMA模式下，将使用buffer0，而不使用buffer1。buffer0包含数据或为空且必须填充时，将发送DMA_REQ信号。DMA传输中每传输4个字节就返回DMA_ACK信号[8]。USB 2.0控制器使用Modelsim进行功能仿真和同步仿真。旦外部主机通过USB电缆建立了与USB 2.0控制器的连接，就可以通过DMA操作在外部主机和USB 2.0控制器之间进行批量数据传输。步仿真屏幕截图如图3所示。文介绍了基于FPGA的USB 2.0控制器的实现图，讨论了每个功能模块的具体功能，并分析了该模块的主要模块的操作方法。制器。制器的Verilog HDL代码已通过Altera Cyclone II FPGA芯片上的Quartus II 8.0的综合，同步分析和布局。真结果表明，USB 2.0控制器基本满足同步要求，最大工作频率可以达到55.765 MHz，恒温阀芯可以满足音视频数据传输的一般要求。
于该设计的功能接口使用Wishbone总线架构，因此USB 2.0控制器可以轻松集成到Soc系统中。
本文转载自
恒温阀芯 https://www.wisdom-thermostats.com