结束语本文设计了一种基于FPGA的大屏幕LED控制器。PC通过串行端口传输FPGA内部显示的数据。RAM模块用于内部存储。据通过控制模块输出，恒温阀芯并通过电源转换为74HC245芯片。
电压从3.3 V转换为5 V，并将其连接到外部显示模块。用verilog语言进行设计，ALTERA EP2C35的集成主频率达到160.6 MHz。在，大屏幕LED显示系统已广泛应用于各个领域，LED显示应用已变得越来越普遍，并且随着应用的普及，更多的新型LED显示屏将用于更多的领域。位置，因此在LED大屏幕上进行搜索显示非常重要。多数大屏幕LED显示系统都是使用单片机[1-3]实现的。
于单个芯片的简单结构和功能，需要大量外围电路，并且设计更加复杂。FPGA I / O资源丰富并且包含RAM资源。不需要任何内存扩展，并且很容易将系统集成到芯片上。
外，可以使用现有IP来实现FPGA，这使设计更加实用。
EP2C35为例，内部逻辑单元为33，216，芯片上的RAM资源为484Kbits，外部IO引脚为400以上。时，还集成了PLL，乘法器，FIFO和各种IP资源。文的设计图如图1所示。先，要显示的数据是通过软件预处理生成的。PC通过串行端口将数据发送到FPGA。部串行端口模块接收PC发送的数据并将其存储在内部系统中，在RAM中，人机界面将控制显示的数据。
据最终通过外部接口发送到控制器。FPGA IO的电源电压为3.3 V，外部LED模块的电源电压为5V。
此必须进行电压转换。文使用的电压转换芯片是74HC245 [4]，它可以实现3.3 V至5 V的电压转换，并可以通过控制端口控制电压转换的方向。图2所示，FPGA内部的控制信号和数据信号通过74HC245实现信号电平转换，并通过74HC164实现串行转换，数据操作和数据锁存。
FPGA内部的模块如图3所示。主要包括4个部分，即串行端口接收模块，数据处理模块，显示数据存储和控制模块。
示器的首先，PC发送的数据通过串行端口传输到FPGA，而发送的数据通过UART模块（串行端口）接收。据处理模块将从串行端口接收的数据写入RAM以显示数据。据Request系统的显示控制模块，读取访问器中的数据以进行显示。时，为保证系统时钟的稳定性，在跨过PLL后发送外部时钟以确保系统的稳定性。整的结果显示在表1中。
3说明了FPGA内部的信号，该信号实际上是由集成在ALTERA Quartus II [5]中的分析仪的信号插座收集的。列的中，shift_col存储所显示列的数据，data_col是序列。显示的列数据，clock_col是列发送数据的时钟，是主时钟的clk频率的一半。Lock_row是线路输出信号，而data_row是线路数据。图3左侧发送的列数据是EFBFDBBBFFFFFFFh发送的数据流，data_col，并在并行转换后输出。
机计算机软件调用COM模块，以图4所示的数据包格式封装数据。头代表数据的开始，数据区域存储传输的数据。示数据准确性，数据尾部表示帧的结尾。收到数据后，将执行CRC检查。果成功返回正确的响应信号，否则，需要重新传输。
PC和下位计算机之间的数据传输过程如图5所示。先，与下位计算机进行联系操作，即PC发送d。先，向下位计算机发送联系信号，然后，下位计算机在接收到联系信号后，将响应发送到PC。号，如果PC接收到响应信号，它将数据传输到下位计算机，否则，它将继续发送联系信号。果三个连续的握手信号失败，则认为传输失败。文档中设计的基于FPGA的大屏幕LED控制器易于控制，并且可以根据需要修改显示内容，以满足以前的控制系统的需求。设备的高速特性可确保显示屏的刷新率达到很高的规模。过PC可以更加方便地进行控制。
本文转载自
恒温阀芯 https://www.wisdom-thermostats.com