博扬博士团队中国计算机杂志的成员，是在科学和控制工程的博士生在自动化，西北工业大学的学校和主要兴趣在惯性导航和导航和综合信息的融合。参与了十多个研究项目，包括国家高技术研究发展计划（计划863），国家自然科学基金项目，西安科技项目。西北工业大学研究生创业基金项目。
着通信，电子，控制等应用领域的不断发展，对高性能信息处理系统的需求不断增加，主要体现在：（1）需要大量数据和大量计算的高速处理; 2）系统必须能够适应应用环境的变化。（3）要求系统小型化和低功耗。而，在传统的信息处理系统设计中，由于考虑到复杂的外围电路，包括布线延迟和印刷电路板芯片之间的干扰，以及其尺寸它的重量等等，整个系统的性能受到很大限制，显然不可能满足上述要求。可重构计算技术随着现代计算机技术和微电子技术和半导体材料的生产过程的不断改进的快速发展概述，可重构计算技术（可重构计算RC）集成了传统的微处理器可编程设备。
已成为国内外信息技术领域研究的热点之一。于可重构计算机技术的微处理芯片的多类型架构可以利用未来半导体技术提供的功能，解决应用多样化的问题，同时解决低问题在芯片上使用资源，复杂的设计和系统。可靠性，低成本和高能耗。用现场可编程门阵列（FPGA）实现可重新配置的计算。FPGA是Xilinx公司在美国于1985年目前开发出了大规模可编程集成器件，在FPGA的逻辑单元的数量已经超过800万的门电路，它提供了一系列密度好，体积小，重量轻，可靠性高，功耗低等优点。FPGA各方面的特点促使其逐步取代ASIC市场。于FPGA器件的可重构计算机技术引起了信息技术产业的关注，是半导体科学，电子工程和计算机科学领域的研究领域。FPGA数字电路设计中遇到的问题随着FPGA越来越多地应用于现代数字系统，它们的实现和可靠性越来越多地被使用。于数字电路设计的FPGA已经成为主流数字电路系统领域的设计方法。而，对于复杂系统，例如系统本身具有多种状态或具有许多设备的系统，仍然难以仅使用基于硬件的FPGA来实现大型集成电路。果，微处理器通常与FPGA芯片集成以控制各种状态的切换，协调设备之间的同步，以及执行任务调度。理器在将系统集成到芯片上起着重要作用。能。此，提出了一种基于灵活的心脏处理器NIOS II新的PWM控制器的设计方法：使用的系统设计技术具有可编程单芯片（SOPC），软心脏NIOS II处理器和控制脉冲组合宽度调制（PWM）以集成到FPGA ALTE的PWM，其它系统功能可以在芯片，恒温阀芯这是更小，更便宜，更可靠，更适合于要求上实现现场集成和可编程系统。性心脏处理器NIOS II柔性心脏处理器NIOS II是在Altera公司，高度可配置的并且可以被用于外部存储器（包括ROM，RAM），PS引入的FPGA一个集成的32位处理器。接外部设备，如/ 2（鼠标键盘），以太网控制器，IDE驱动程序，SB接口，甚至红外适配器，以协调它们之间的多机协作和数据共享。
果适用，它们也可以与NIOS II软核集成。时加入操作系统，实现多任务规划。外，NIOS设计更便宜，更灵活，因此越来越多地被使用，并已成功应用于以太网接入，信号采集和信号处理。基于硬件和软件的协同设计的想法PWM基于NIOS II控制器设计，并且被划分成硬件设计（主要由Verilog HDL语言硬件描述语言实现）软件设计并在设计SOPC。
PWM逻辑的PWM硬件设计包括以下功能模块：（1）任务逻辑。务逻辑补充了PWM组件的基本功能，是系统中最关键的部分。（2）登记册的定义。
存器允许任务逻辑与外界交换信息。过访问控制寄存器的值，用户可以控制Avalon接口设备。（3）Avalon接口。Avalon接口为SOPC集成提供标准连接，允许系统通过Avalon总线访问寄存器，允许设备与Avalon总线组件通信。
PWM任务逻辑的设计PWM任务的逻辑结构如图所示。包括一个时钟（CLK），一个输出信号（PWM_OUTPUT），一个激活寄存器，一个32位计数器和一个32位比较电路。CLK被用作一个32位的计数器时钟信号的32位比较电路将位计数器32的当前值进行比较，以服务值的寄存器的值，以确定该PWM输出信号是高还是低。前计数器的值小于或等于占空比寄存器时，PWM_OUTPUT产生低电平，否则输出为高电平。定PWM周期的控制，有必要产生参考可控周期时钟信号，并使用PWM周期寄存器（周期值寄存器）定义PWM_OUTPUT信号的周期。当前计数器值等于周期值寄存器中设置的值时，产生复位信号以清除计数器中的值。活控制寄存器检查时钟信号CLK是有效还是无效，即是否检查计数器，从而控制PWM_OUTPUT的输出。PWM寄存器逻辑设计为包括使能控制寄存器，周期值寄存器和服务值寄存器。射3保存以分隔Avalon端口地址空间中的偏移地址。个寄存器都可以读写。访问这些寄存器，必须设计两个地址来生成四个地址空间。PWM寄存器的逻辑设计如表所示。PWM的Avalon界面在SOPC生成器，逻辑接口的Avalon的逻辑设计进行设计，使用总线通信的Avalon的逻辑设备连接，它用于通过PWM，它是由处理器控制的根据阿瓦隆的说法。口规范用于读取和写入PWM寄存器中的Avalon Slave信号。中，Avalon的从端口与从时钟信号的PWM Avalon总线端口和读/写时间和保持同步的等于0的读寄存器和写只需要时钟周期，端口读取和写入零等待，没有延迟。于Avalon的从端口直接连接到寄存器，因此它与静态地址对齐。Avalon从端口未连接到注册表但其地址动态对齐时，操作的同步会相应更改。PWM软件设计由于NIOS II处理器和外设组成的系统在硬件开发中是自定制的，因此片外存储器和器件地址的映射是不同的。此，SOPC Builder需要相应的软件开发环境。统中生成的系统硬件结构被转换为软件编写的系统头文件。开发过程中使用了NIOS II集成开发环境（IDE）。NIOS IDE是NIOS II嵌入式处理器的基本软件开发工具。
使用一个开放且可扩展的Eclipse项目。有软件开发任务都可以在NIOS IDE下执行，包括编辑，编译和调试。PWM软件实现是一个应用程序，用于读取和写入PWM的三个寄存器中的值以控制PWM输出。
节要考虑的主要问题是访问连接到Avalon NIOS II总线的用户逻辑。过定义先前的Avalon接口信号，SOPC Builder自动为用户分配地址。此，控制对该用户逻辑的访问对应于对分配给该逻辑的地址的访问。PWM控制软件主要包括：PWM初始化，参数化，输出控制等。
上所述，目前的设计和应用程序状态的数字集成电路的大规模组合，NIOS II嵌入式处理器是与所述SOPC技术相关联的成本，获得有效的和灵活的外设的接口设计。成本解决方案。
本文转载自
恒温阀芯 https://www.wisdom-thermostats.com