通过分析ISO / IEC 7816-3传输协议，符合协议的接触式芯片卡控制器旨在支持两种不同传输模式的智能卡：字符传输并阻止传输。控制器与基于AMBA总线的Garfield系列芯片SEP4020集成，并采用硬件描述语言（verilog）实现。用EDA VCS工具，Design Compiler模拟和合成控制器。设计使用Altera FPGA进行验证，并使用0.18μmSMIC工艺成功实现。后根据控制器的设计原理以及FPGA仿真，综合和验证的结果来定义模块的划分和特定的设计。
ISO / IEC 7816-3;智能卡; AMBA;系统芯片中图分类号：TP3335代码：BA商品编号：1004373X（2008）2003504Conception卡控制器基于该系统AMBA BusJUN毅，刘新宁（国家ASIC）系统工程技术研究中心在芯片上，东南大学，南京210096）摘要：通过分析ISO / IEC 7816-3传输协议，设计了符合协议的智能卡控制器。控制器采用智能卡的基本控制，能够支持两种不同的传输模式：字符传输和块传输。与基于总线的Garfield SEP4020芯片集成。AMBA由硬件描述语言（Verilog）实现。真和综合过程由VCS和设计编译器完成。过Altera FGPA验证，设计成功注册SMIC程序0.18本文旨在解释设计原则，模块划分，定义设计和综合结果，关键词为：ISO / IEC 7816-3;智能卡; AMBA; SoC简介智能卡通常指的是给定尺寸的塑料卡，提供集成电路芯片Process Data。着嵌入式设备的普及，智能卡广泛应用于金融，电信，单位出勤，公用事业，交通运输和医药等领域。于ISO / IEC 7816-3传输协议分析，本文提出了一种基于AMBA总线架构的智能卡设计，该架构已经成功通过FPGA和SMIC流程验证。18微米。能卡控制器操作原理复位响应当控制器检测到智能卡的插入操作时，它会打开智能卡，并根据智能卡向智能卡发送冷复位信号。接收到信号后，智能卡向控制器发送复位响应，以提供编码模式和协议选择。如时钟转换因子，波特率调整因子，额外保护时间和工作中的最大等待时间等参数，随后将进行后续会话。果冷复位后控制器没有收到格式化复位响应，它会执行热复位：如果智能卡仍然没有给出热复位格式化的复位响应，控制器将终止在会议上发布智能卡。输协议智能卡控制器有两种传输协议：字符传输和块传输。据以字节为单位以字符传输模式传输，支持数据奇偶校验。
传输模式使用几个字节的块作为传输单元来传输连续数据。不支持检查块中的单字节数据。由CRC / LRC软件验证。基本时间单元的ETU芯片卡会话期间，每个数据位占用一个基本时间单位（ETU），并且ETU与智能卡的时钟频率保持线性关系。：ETU = F /（D×f）。中f是控制器的工作频率，F是时钟转换因子，D是波特率设置因子，它支持2的幂和负功率的数量。据智能卡复位响应后响应提供的参数，可以重置F和D的值如果智能卡没有提供相应的参数，则默认值（F = 372，D = 1）将被使用。数据帧处于字符传输模式时，数据帧由10个数据位组成（如图1所示），第一个是起始位（Start），后面是8个数据位最后一个是奇偶校验位。有会话时，I / O信号线保持高电平。生奇偶校验错误时，控制器最多返回4次数据和数据。果传输连续5次失败，恒温阀芯控制器会发出中断并要求系统释放智能卡。
块传输模式中，数据帧包括1个起始位和8个数据位，并且没有奇偶校验位。像块由起始字段，信息字段和终结符字段组成。始字段的3个字节是节点地址，协议控制和长度，信息字段是要发送的数据，终止字段是CRC / LRC控制字节。块划分和硬件实现智能卡控制器包括复位控制模块，收发器控制模块，总线接口模块，读缓冲模块和写缓冲模块。APB接口连接到AMBA总线，外部是CLK，RST和双向接口。I / O数据线（如图2所示）。实现每个模块功能，请定义以下寄存器（如表1所示）。位控制模块的复位控制模块在状态机转换期间终止智能卡的复位（如图3所示）。智能卡开启时，系统最初处于IDLE状态，控制器在激活后根据规格向智能卡发送冷复位信号。先，RST复位信号被超过400个CLK禁用以复位卡，然后进入复位响应状态。旦控制器在1860 CLK之后没有收到复位响应，它可以选择进入时钟的停止状态。复时钟后，等待700 CLK并重新开始检测复位响应。
在I / O数据线上检测到负转变时，进入起始位的接收状态，并且以太网处理单元顺序地输入I / O位的数据接收和接收状态。制。后，确定校验位是否正确。
果控制正确，请保持I / O线并等待下一个数据。果出现错误，请下拉线路，ETU会通知智能卡数据错误并请求重新传输。设置错误计数计数器。果控制器在冷复位后没有按照格式接收到复位响应，则它会使用相同的热复位过程执行热复位。果控制器在热复位后的40，000个时钟周期内未检测到复位响应，则控制器终止会话并释放智能卡。据收发器控制模块的收发器数据模块根据控制寄存器的系统设置，每个时间寄存器和输出字节控制寄存器进行操作。复位模块一样，数据收发器模块也通过状态机的跳转来完成。位响应完成后，系统进入IDLE状态，根据协议选择字节传输模式（如图4所示）或块传输模式（如图5所示）。字节传输模式下，当系统设置输出字节控制寄存器时，控制器处于发送状态。先进入准备状态，将传输FIFO数据放入移位寄存器，然后计算要为数据传输准备的数据的奇偶校验位。1个ETU之后，进入启动状态并向下滚动I / O数据线1 ETU以发送数据起始位。后进入数据传输状态，移位寄存器数据以1b / ETU的速率串行发送。后发送1 b奇偶校验。发送数据之后，I / O线由几个数据处理单元根据系统定义的保护时间检索。后，检测是否已发送指定的字节数（Trignum）。果发送数据，则进入IDLE状态并等待新的传输参数或数据传输接收，否则进入准备状态以开始下一个字节传输。系统处于数据接收状态时，它首先进入起始开始位状态并在该状态下设置等待时间计数器以确定卡是否响应。
I / O线为低电平时，它进入接收起始位状态，在状态为0.5ETU时，判断I / O数据线是否为总是低。果I / O线变为高电平，则表示由于I / O线中的抖动而错误地评估了起始位，并且状态返回到初始状态。果I / O线仍为低电平，则成功接收起始位且为0.5。ETU之后，输入数据接收状态。1b / ETU的速率接收数据8b，并在结束时将其传送到接收控制位的状态。件根据接收的数据8b计算校验位，并将其与接收的校验位进行比较。
果不同，则降低I / O线以通知从智能卡重新发送数据错误请求，并且同样进入IDLE状态以等待下一个数据。入发送状态。收块传输的过程（图5中所示）类似于将根据起始位接收数据的字符传输到8位状态机。
接收到一个字节时，它返回IDLE，当没有发送任务时，它进入下一个起始位。送一个字节的数据后，有几个ETU保护时间，然后进入准备状态以发送下一个字节数据。旦发送了所有数据，系统将保留块保护时间（BGT），然后进入IDLE模式以等待新作业。写数据缓冲模块APB总线连接多个功能模块，如USB，UART等，必须占用总线进行数据传输。能卡控制器不能占用公交车只能在有限的时间内发出公交车的请求。使得在执行智能卡的读写操作时不可能应用总线，因此存储接收的数据或获得新的传输数据为时已晚。加读/写数据缓冲区以实现临时数据存储可以正确解决此问题。冲区使用宽度为8位，深度为16的同步FIFO。过另外将1b设置为最高有效位，FIFO确定空/满标志。读/写指针的数据位8b和最高位1b相同时，FIFO为空。读/写指针的8个数据位相同且最高有效位1b相反时，FIFO已满。据FIFO的空状态请求或停止新数据。
APB总线接口模块的ARM模块通过APB总线读写智能卡控制器，完成寄存器设置，读取中断状态，读写数据。照AMBA APB总线协议发送和接收。统通过总线接口模块定义控制器的工作频率，传输模式，编码模式，时钟转换因子和波特率调整因子。以异步半双工字符传输模式扫描智能卡时，设置保护时间和发送字符后的最大等待时间。以半双工异步块传输模式扫描智能卡时，设置块间保持时间，最大等待时间和块字符之间的最大等待时间。统根据上述参数运行。统完成读取接收FIFO并根据定义的参数写入发送FIFO，并发出读/写使能信号以控制FIFO的读和写。发器的控制模块产生中断后，中断状态寄存器被置位并留给软件进行处理。真结果和FPGA验证智能卡控制器使用RTL级别的Verilog实现在系统仿真过程中编写智能卡仿真模型。用Synopsys VCS进行功能仿真和控制器验证。能卡的数据传输和接收波形如图6所示。
真结果表明智能卡控制器符合ISO7816-3协议，可以复位，读写智能卡。FPGA验证中，使用Altera的Stratix II芯片。块的RTL代码（例如智能卡控制器和AMBA总线）被写入ARM开发板的FPGA，并且具有智能卡插槽的外部扩展卡连接到板。ARM开发板。
用ARM ARMulator调试软件对控制器进行功能测试。试结果表明，控制器可以执行智能卡数据的复位和读写操作。论基于上述VCS仿真和FPGA验证的结果，智能卡控制器已达到功能要求和传输协议ISO / IEC7816-3。译器对模块进行了综合和编程，以优化芯片的表面和时序。终的逻辑单元由1，368个单元组成，有助于实现设计目标并执行复位。据以及智能卡的发送和接收操作。
本文转载自
恒温阀芯 https://www.wisdom-thermostats.com