网络控制器芯片的功能和设计IE EE 802.3协议是为传输介质物理层（PHY）和csMA以太网标准介质访问控制（MAC）协议定义的。/ CD。芯片由PHY模块，发送器模块，接收器模块，FIFO和控制模块组成，控制模块包括寄存器文件，DMA模块（直接访问存储器），流控制模块，接收缓冲器和传输缓冲器。络控制器芯片的框图如图1所示.IEEE 802.3以太网MAC数据帧结构发送数据时，发送器模块自动添加7字节前导码和帧起始分隔符要传输的数据前1个字节，后跟6个字节的目标。后，6个字节的地址和源地址的长度/类型为2个字节，恒温阀芯接着是数据区，然后是46到1500个字节的数据。果数据长度小于46字节的最小长度，则传输模块自动填充最小长度，最后填充4字节循环冗余校验码。
送模块的发送模块具有根据cSMA / CD协议发送数据包的功能。发射器模块的状态控制每个发射机子模块和所述状态机的发射器模块的定时在图2中如图所示的s_defer状态表示网络忙。
果网络空闲，则在帧之间的最小时间间隔之后进入SAdie网络的空闲状态。果需要发送一个数据包时，它通过S_pre，S_DATA，S_pad，S_crc等发送，并且如果检测到碰撞信号，该状态s果酱输入。S-jam状态下，确定它是10cal的碰撞还是乳胶。果是本地冲突，则进入S_back状态并根据退避算法重新发送当前数据帧。则，它直接进入网络的忙状态并放弃帧的传输。收块接收模块的任务是接收数据帧。理接口收发器PHY将接收的网络数据转换为二进制数据并将其发送到接收模块，接收模块然后通过FIFO命令和接收DMA将正确的数据发送到接收缓冲器。收模块的功能是进一步以除去所接收的帧的隔板前导/帧，要比较的目的地址，来确定当前数据帧是否被忽略，对分组执行CRC校验接收数据并确定传输过程中数据是否不正确。收模块的状态机是接收模块的核心，并控制接收模块的每个子模块的操作和同步。收模块的状态机如图3所示。位后，状态机进入S_idle状态，否则保持S_idle状态，否则进入S_pre状态。S_pre状态和S_sdf状态的作用是删除前导码和帧分隔符。完全检测到帧分离器时，进入S_data状态并在S_data状态下使用字节计数器，并记录接收数据的字节数以比较目标地址。果目标地址匹配，则将接收的数据写入接收FIFO，否则忽略该帧而不写入FIFO。节计数器还确定接收的数据包是否超过帧的最大长度。
果数据验证信号在S_pre状态，S_pre状态或S_data状态中无效，则进入S_drop状态。制模块的控制模块包括模块DMA（直接访问存储器），流控制模块，缓冲存储器模块，寄存器文件模块和总线接口模块。DMA模块的功能是在接收缓冲器中传送接收FIFO的数据，并将发送缓冲器的数据路由到传输FIFO。
流控制模块端口被阻塞时丢帧这种方法是通过在接收缓冲区开始溢出时将阻塞信号返回到源地址来实现的。量控制可以有效地防止大量网络数据对网络的影响，并确保用户网络高效稳定地运行。种方法来控制在半双工模式的流程（I）时，控制流由反对压力得到我们通常称之为压力计数，在源发送的干扰信号。信息源减慢发送速度。（2）在全双工模式下，流量控制通常符合IEEE 802.3X标准，交换机向信息源发送“暂停”帧以暂停传输。
冲模块由32 KB SRAM组成，分为接收缓冲区和发送缓冲区，其大小可由用户编程确定。冲区以分页方式管理，256B表示页面。
机通过总线接口与芯片交换数据，并通过读写注册表文件来控制芯片的操作。计验证本文介绍验证关键功能的过程。些核心功能模块连接在一个循环（发射机模块直接连接到接收器模块），所述发送模块根据802.3协议发送的数据包和接收器模块根据802.3协议处理该数据包，并且发送满足要求的数据包（接收缓冲区）。
域），Merlt0 r公司SE5.8型号中这些模块的功能仿真波形如图5所示。中，clk是系统时钟，第一个信号是复位信号，tx_req是FIFO传输请求信号，让从发送缓冲器向发送FIFO，tx_fifo_data_out对应于从发送FIFO和发射机模块8点输出的数据中的数据DMA传送数据发送这些数据。发送到PHY时，没有PHY的验证，发送模块发送的TXD数据和TXEN使能数据分别直接连接到接收模块数据终端和数据验证信号，并且接收模块将TXD序列化为rx_data得到8字节_cnt是接收到的rx_data的数量。旦验证了功能仿真，基本模块就连接成一组（sRAM直接调用Core IP Quartus II），一旦由Quarus II合成，它们就会被下载到FPGA开发板中。FPGA用于模拟网络控制器芯片并与计算机通信。FPGA和PC通过RJ-45连接。用软件向FPGA发送数据包，接收到数据包后，通过DMA将数据从FIFO传输到接收缓冲区。接收到数据包之后，附加逻辑允许FPGA发送新接收的数据包。加逻辑还完成接收数据的位反转功能。
用软件显示PC接收的数据包比较PC发送到FPGA的数据包和FPGA发送到PC的数据包，检查基本模块的功能是否正确（ FPGA的附加逻辑执行数据包的逐位接收（反向操作）。旦芯片完成设计验证，整个芯片的配置就可以通过图5所示的流程获得。条带由华虹NEC0.35μmCMOS32技术组成，表面处理芯片为5640μm×5480μm（无槽无缓冲），芯片有100个引脚。
片的右上部分是实现MAC层的数字区域，左下部是由Hua Hong NEC提供的IP Core-32KB sRAM，用作缓冲区。PHY功能在右下区域完成，环境是引脚。
本文转载自
恒温阀芯 https://www.wisdom-thermostats.com