铁路通信网络广泛用于高速列车。而，其核心技术，多功能总线控制器技术，是由外国公司掌握的，这极大地限制了中国高速铁路技术的发展。文件介绍了由六个模块组成的多功能总线控制器编码器的设计：位控制单元，FIFO单元，帧定界单元，数据转换单元，CRC控制单元和曼彻斯特编码单元。要：轨道通信网络（TCN）广泛用于高速列车。而，其核心技术：多功能车辆总线控制器（MVBC）属于外国公司，这限制了中国高速铁路的发展。文件描述了编码器的设计，该编码器分为七个模块：位控制单元，FIFO单元，帧描绘单元，数据转换单元，CRC单元，曼彻斯特编码单元，多功能总线控制器;编码器;循环冗余校验; FIFO关键词：MVBC;编码器; CRC; FIFO数C：TP39文献代码：A文章编号：1006-4311（2010）36-0243-02引言TCN是一种面向连接的车载设备控制的数据通信系统是控制系统的中心元件分布式列车。TCN集成了三个系统：高速列车控制系统，故障检测和诊断系统，乘客信息服务系统：嵌入式微机是转换大量信息的主要方式这些系统产生的列车统一进入嵌入式微机。换全局搜索模式发送模块主要补充主帧和从帧数据的曼彻斯特编码，以及CRC控制序列的生成和传输，由MCU主控制单元控制。下所示的模块的具体任务：所存储的并行数据从缓冲器中提取，并行输入数据被转换成适合于MVB串行通信数据和分隔符被添加到要发送的数据，包括位开始和主框架。始定界符，从开始定界符和结束定界符：添加8位的一个或多个CRC码作为数据的长度的一个函数来进行发送，可以通过数据生成CRC码或直接由设定系统配置。CRC验证码。
CRC验证码在挂起数据之后立即附加到数据帧。数据大于64位时，每64位数据附加CRC校验码，而对于小于64位的数据，仅需要将CRC校验码附加到数据。彻斯特编码要发送的数据，以提高通信质量。输模块主要由位控制单元，数据并行链转换单元，帧描述单元，FIFO单元，复用单元， CRC生成单元和曼彻斯特编码单元。控制单元控制其他单元的操作。FIFO是输入数据的缓冲区。定界符单元主要向数据帧添加起始位，起始帧定界符或起始帧定界符和分隔符。行 – 串行数据转换单元负责数据转换，该转换将从缓冲器提取的并行数据转换为串行通信数据。彻斯特编码单元对通信数据进行编码。CRC生成单元为要发送的数据生成CRC校验码，并且复用单元在数据输出时选择开始定界符，未决数据和CRC校验码。定界符单元，并行 – 串行数据转换单元和CRC生成单元在通过多路复用器之后将数据发送到曼彻斯特编码单元。
控制单元位控制单元是传输模块的中心部分。控制传输模块的其他单元的操作。设计中位控制单元的具体功能如下：时钟分频，所需时钟信号的产生和以下功能的提供单元模块：并行 – 串行数据转换单元，单元帧描述，FIFO单元，多路复用单元，CRC生成单元和曼彻斯特编码单元;控制何时多路复用器通过位计数提取数据，何时被触发帧描述单元和CRC控制码被发送到曼彻斯特编码单元进行编码，帧定界符单元当发送分解器时发送控制，即发送主帧分解器或帧分解器。制何时输出FIFO数据，控制CRC校验码的结合，并根据帧的长度确定结的时序，增加一个或多个CRC校验码。
特控制单元从clk 24MHz系统时钟产生每3MHz信道的分频clk_8div时钟信号和16MHz 1.3MHz串行速率时钟信号clk_16div。这相当于时钟发生单元的合成。clk_8div时钟信号与帧定界符单元和复用单元同步，并且clk_16div 1.5MHz时钟信号与并行数据串转换单元同步。CRC生成单元和曼彻斯特编码单元，并且是MVB总线数据通信的时钟频率。控制单元通过delimiter_format控制帧定界符的格式，即，它是否发送主帧定界符或帧定界符，并开始发送帧定界符。send_delimiter帧分隔符单元的分隔符。SF端口是提供给物理层的驱动控制信号。Manch_en，crc_shift_en，multi_en和data_shift_en是激活信号分别为曼彻斯特编码单元，对所述CRC生成单元，所述复用单元和串联的并行数据转换单元，控制每个单元的操作。FIFO单元FIFO单元主要用于临时存储或缓冲总线上传输的数据。FIFO中数据的访问遵循队列“先进先出”的原则等待[30]。FIFO单元分为两部分：data_fifo存储数据，crc_fifo存储固定CRC。
Data_fifo的宽度为16位，深度为16个字，可以通过指针pdata_in _count和pdata_out _count访问; crc_fifo的宽度为8位，深度为4个字节。据由指针pcrc_in_count和pcrc_out _count _count指示。Receive_data，receive_crc，恒温阀芯trans_data和trans_crc是控制单元给出的控制信号，用于控制对FIFO数据或CRC控制代码的访问。receive_data信号用于控制FIFO单元在data_fifo中存储在总线上传输的16位数据。数据超过16位时，它们被重复存储;代码存储在crc_fifo中; trans_data该信号被用于控制FIFO单元中data_fifo来提取数据，并将它们发送到数据转换单元和系列，和trans_crc信号被用于控制FIFO单元对数据进行加密在crc_fifo中。制代码已经出来。FIFO单元对应于发射器和接收器模块中的一个，和txbuffer rxbuffer分别和FIFO单元发射器模块中是txbuffer，其用于暂时存储所传输的数据和CRC代码。描绘单元的主要功能是在比特控制单元的控制下将对应于要发送的数据的起始分隔符和终止定界符添加到适当的同步。被发送的数据被划分成一个主框架和辅助框架，起始定界符和结束初级和次级帧的定界符被定义为如下：主框架9位起始分隔符序列（包括从位置 “1”：{ “1”， “NH”， “NL”， “0”， “NH”， “NL”， “0”， “0”， “0”}，如图图1.与串行数据转换单元并行显示并行到串行数据转换单元主要在位控制单元的控制下将FIFO的并行数据转换为串行通信数据。内部移位寄存器，因为通信是MVB，串行通信和传输，以1.5兆比特/秒，而这种速率可以由时钟信号为1.5MHz clk_16div来控制偏移量。述CRC生成器单元使用一个或多个8位CRC控制代码MVB通信中MVB帧数据的长度，帧数据只需要64位CRC，当帧数据为128位和256位时，加入2和4 CRC分别。MVB中的8位控制序列通过7位CRC扩展，然后均匀检查.7位CRC控制序列的生成器的多项式如下：7的CRC控制代码然后重复生成的比特。过扩展获得的8位数据被反转并发送，即，获得所需的8位CRC控制序列。彻斯特编码单元曼彻斯特编码单元主要执行主从帧数据的编码：由并行 – 串行数据转换单元，CRC生成单元和帧分隔符单元通过多路复用器和1.5 MHz clk_l6div执行XOR时钟，然后编码数据在通过位于24 MHz系统时钟上升沿的一阶寄存器后发送。
然该周期在串行输入上具有延迟周期，但它保证了输出信号的稳定性。论基于所使用的研究方法和测试方法，我们的项目建立在国家技术和巨大市场需求的背景下，以及功能模块的设计和模拟验证。用VHDL的MVB已经完成。多初步研究。在技术上是可行的。一代总线控制器的多功能性允许它支持操作MVB（1类，2，3，4，主设备，从设备）的所有模式，从而提高它的重复使用能力和显著降低了成本火车设备。于基于TCN的设计总线控制器是定位中国铁路网机车的必备设备，因此它提供了良好的市场前景，因此从经济角度来看是可行的。
本文转载自
恒温阀芯 https://www.wisdom-thermostats.com