在本文中，GPIB控制器的IP核是在模块化的基础上设计的，并通过VHDL编程实现。能分析在EDA平台下进行，并使用ALTERA的ACEX1K系列芯片实现。果表明，使用这种方法设计GPIB控制器可以提高设计效率和精度，降低成本。GPIB控制器FPGA IP核分类号：TN911文献代码：A文章编号：1674-098X（2011）05（a）中-0019-02引言随着迅速发展和计算机技术，网络技术的广泛发展和应用通信技术将为网络时代的测试仪器和测试技术带来革命性的变化。“网络是衡量网络趋势和测试和仪器发展的工具”。络测试系统的实现不仅允许增加资源共享，降低构建系统的成本，而且还改善了测试系统的功能并扩展了其应用范围。用。这篇文章中，FPGA的心脏来实现GPIB控制器IP心脏的设计，完成芯片9914 TMS控制器设计GPIB GPIB（通用总线）的属性允许工具的互联根据统一标准进行自动化测试，极大地有利于自动测试技术的发展。于GPIB总线是并行外部总线，它不仅保留了并行总线传输速率快，数据速率高的优点，而且提高了驱动能力，通信距离可以达到20 m，具有良好的抗干扰能力和多功能性，总线最多。连接15个设备，传输速度可达8 Mbit / s，这使其具有良好的应用前景[1] [2]，其自动测试系统如图1所示。GPIB控制器IP基础是模块化的，包括以下主要模块：用于GPIB总线通信的接口功能模块，多线消息解码器和数据路径模块。口功能状态机的模块设计包括八个小模块（如源侧配合点，接收器等），每个模块都用VHDL编程，每个子模块都被调用，状态机的顶级模块以原理图模式运行。Synplify和Quartus II平台下进行设计，分析和仿真。
据路径的设计采用相同的方法：首先设计子模块，然后设计整体设计。后，调用状态机顶级模块，数据路径顶级模块和多线消息解码电路模块，以执行GPIB控制器IP核的顶级设计。成完整的IPCore设计后，可通过选定的FPGA专用开发套件芯片（ACEX1K30QC208）上的JTAG下载来下载Core，以获得物化GPIB控制器。证顶层设计后，如果检测到问题，可以进一步调整和优化模块，并在FPGA上重新加载强化的IPCore，直到满足功能要求，从而提高性能。
计效率，缩短生产周期，降低投入成本。GPIB总线是24芯并行无源总线，由8条地线和16条信号线组成，16条信号线用于8条数据线（DIO1）。~DIO8），3行协商（DAV，NRFD，NDAC）和5条管理线（ATN，REN，IFC，EOI，SRQ）。据传输使用串联的双向双向异步双向并行逐位传输。注意，GPIB使用负逻辑，即低电平（≤0.8V）对应逻辑1，高电平（≥2.0V）对应逻辑0 [3]。GPIB总线的基本原理是使用控制器作为服务器，并使用GPIB总线控制每台仪器。台仪器也可以使用GPIB控制芯片与服务器进行数据传输。
GPIB总线是一致的。IEEE488标准用于控制和自动测试。块设计）机器状态的功能模块的设计接口在GPIB系统中，设备和GPIB总线之间的交互被定义为接口功能。功能模块是此设计的核心，需要全面了解IEEE 488协议，还对选择接口功能子集提出了一些要求。
主要实现八点接口功能，即：源侧挂钩SH，接收侧挂钩AH，扬声器T，收听者L，SRQ业务请求，恒温阀芯本地控制RL远程控制，设备在清除CC，DT设备触发。口模块的每个功能由同步MOORE状态机实现（仅与电流信号有关并且与输入信号无关）。于每个子接口模块的功能实现，执行更高级别的状态机的设计，即调用每个子模块并实现互连设计。
理图，状态机的描述是用VHDL语言完成的，主状态机是高级图模块。中，输入信号包括通用接口总线（ATN，DAV，IFC，REN，NDAC，NRFD，EOI，SRQ）多（MTA，MLA，OTA，OLA，GTL，GET，DCL ，SDC，UNL，SPD）。SPE），由辅助命令寄存器产生的内部消息和本地消息（swrst，lon，rsv，tone）等由解码电路产生;输出信号包括GPIB命令行，接口函数的状态。端钩SH用作示例以说明其接口函数的实现，并且代码以逻辑关系编写。代码是：建筑是ONE啊…. BEGINIF RESET = ‘1’ 或（ATN NOT AND NOT（OR LAKES LADS））=“1’THEN C_ST <= ST1; RFD <='1'; DAC <='1';艾滋病<='1'; ANRS <='0'; ACRS <='0'; AWNS <='0'; ACDS SI ATN = ‘1’ 或色淀= ‘1’ OR LADS = ‘1’ THEN C_ST <= ST2; RFD <='0'; DAC <='0';艾滋病<='0'; ANRS <='1'; …… ELSE C_ST <= ST1; RFD <='1'; DAC <='1';艾滋病<='0'; ……结束如果;当…… ELSIF DAV ='1'然后C_ST <= ST4; RFD <='0'; ..ELSE C_ST <= ST2; RFD <='0'; DAC <='0'; …..不同的状态定义…… ELSE C_ST <= ST5; RFD <='0'; DAC <='0';艾滋病<='0'; ACRS <='0'; AWNS <='0'; ACDS <='1';结束如果; …结束案例;结束如果;结束过程; END;）数据路径模块的设计数据路径功能模块是实现微处理器结束到GPIB接口功能的数据桥，主要是对寄存器的读写操作内部控制器。线消息解码电路主要解码控制器发送的多线消息（远程和本地消息），生成逻辑功能信号并执行每个接口功能的控制（多消息转换）直插式）。码，地址解码和辅助寄存器解码电路）。件设计软件程序与硬件电路配合，实现GPIB控制器IP核的顶层功能设计。
件设计的主要功能如下：1）接口初始化，2）主机向仪器发送指令，如命令，地址和程序控制代码; 3）主计算机读取仪器返回的数据并进行分析。GPIB总线上的各种动作包括通过PC写入某些控制字或对TMS 9914的内部寄存器执行读操作，以便接口实现相应的功能修改。于空间有限，这里简要介绍一下。
验结果由于整个系统的构建，可以完成仪器和总线之间的数据传输。AH和L的功能与接收GPIB总线的数据组合作为例子来分析实验结果。以看出，仪器在信号WRITE和地址RS [2..0] = 010的作用下，通过数据端口INDATA [7..0]将仪器写入地址寄存器ADR。（寄存器中ADR的地址）。GPIB总线上的11H地址。时钟的第四个下降沿，装置接收表示AH功能从AIDS状态进入ANRS状态的ATN信号;第五个下降沿始终具有信号ATN，表示功能AH从ANRS状态进入ACRS状态，同时发送RFD信号，指示控制器已准备好接收GPIB接口命令：在六个时钟的下降沿检测到总线发送的DAV信号，表明功能AH从ACRS状态进入ACDS状态。后，系统控制器发送由DIO线MLA地址控制31H和由解码器的消息的信号发送multiligne.Sur第七时钟的下降沿，函数L进入LADS状态LIDS在MLAACDS的行动下，表明该文书已受到影响。核员：收到接口消息后，将生成T.信号。第八时钟的下降沿，GPIB检测到信号T，指示功能AH进入AWNS状态并发送CNA信号，向控制器指示接口命令被接受。第9个时钟的下降沿，系统控制器取消DAV信号和ATN信号，表示AH功能进入ANRS状态，三线连接过程完成。ATN为0时，L功能进入LACS状态。时，仪器正式进入监听器状态，其他传输过程类似于从收听者接收数据的过程，这里不再赘述。论GPIB控制器的中心设计是便携式的，简化了接口电路开发周期，降低了成本，并修改了传统的手动操作和一次性仪器，提高了仪器的利用率。器。GPIB控制芯片是自动测试系统的核心，GPIB控制器的FPGA设计为计算机与仪器结合的自动测试系统的智能化，标准化开发提供了强有力的支持。
本文转载自
恒温阀芯 https://www.wisdom-thermostats.com