分析了市场上PS / 2键盘和消费者鼠标的操作协议。开了PS / 2接口键盘控制器的工作原理。盘控制器硬件编码由Verilog硬件描述语言补充，键盘和鼠标在FPGA平台上完成。过各种混合键盘和鼠标测试后，功能验证充分展示了所实现的PS / 2接口键盘控制器与业界标准的PS / 2接口鼠标，键盘和驱动程序完全兼容。
PS / 2; 8042;键盘;鼠标中图分类号：TP334文献标识码：A文章编号：1009-3044（2012）04-0836-03 PS / 2HAN键盘控制器的理论与实现焦1，李金娜2（1。联网大学江南大学物联网工程，江苏无锡214122 2.江南计算机技术研究所，江苏无锡214083）摘要：分析市场上大量键盘和鼠标使用的PS / 2协议，介绍PS / 2键盘控制器理论，用Verilog语言实现键盘控制器硬件代码，在FPGA平台上完成键盘和鼠标的功能验证.PS / 2键盘控制器经过验证兼容大多数带PS / 2接口的键盘和鼠标。键词：PS / 2; 8042;键盘; mousePS / 2接口被大多数人称为经典的鼠标和键盘接口，虽然具有USB鼠标和键盘的普及接口，绝大多数PC用户选择了USB鼠标和键盘，但目前的消费者PC仍然保留PS / 2鼠标和键盘由于PS / 2接口的实现和使用的简单性，PS / 2接口仍然在许多工业计算机等领域，以补充基本的人机交互。文将与PS / 2接口协议，键盘控制器实现和测试结果分开解释。PS / 2接口协议分析PS / 2接口总线仅使用两条数据线和一条时钟线在主机和设备之间建立通信。向同步串行协议由露天收藏家制作。总线空闲时，两条线路都很高。这种状态下，恒温阀芯允许设备开始传输数据。机对总线的控制最高，可以通过降低时钟线随时禁用设备之间的通信。钟信号始终由器件产生。据以字节为单位传输，每个字节是一个包含11/12位的帧，含义如下：起始位始终对应于前一个控制位奇数停止位的0位数据位低总是有一个响应位。PS / 2接口仅在控制器之间的通信中分为两种通信模式：外围设备之间的通信，主机之间的通信以及同步和同步如图1所示。
时钟很高时，设备控制数据线改变状态，数据在时钟信号的下降沿被控制器锁定。2说明了主机 – 外设通信的同步。2同步主机到设备通信由于PS / 2设备始终生成时钟信号，如果控制器想要发送数据，则必须将时钟和数据线设置为“请求”状态。“发送”，即停止时钟线至少100微秒。删除通信，请下拉数据线以指示“发送请求”，然后释放时钟。备必须在不超过10毫秒的时间间隔内检查此状态。器件检测到该状态时，它开始产生时钟信号。时钟线为低电平且数据同步时，控制器仅驱动数据线改变状态。升沿被设备锁定，与设备与控制器通信时发生的情况不同。
PS / 2键盘控制器接口PS / 2接口键盘控制器的实现如图3所示。3的系统接口用于在PS / 2键盘控制器的接口与CPU通信。
Wishbone总线，时钟和数据线形式的PS / 2接口信号，以及控制输入和输出方向的IO控制模块。盘控制器采用8042兼容模式，寄存器设计，访问模式和驱动程序与8042完全兼容.8042控制器功能是键盘控制器和鼠标控制器。盘控制器根据键盘端口连接自动检测操作模式。
不会在这里详述。
面详细描述PS / 2接口的逻辑实现。PS / 2接口的逻辑实现主要实现上面提到的PS / 2接口协议，主要由状态机组成，如图4所示。头旁边的描述表明转子的过渡状态，没有转换。件的表示无条件地转换为下一次系统时钟。试测试环境介绍测试平台是一个家庭服务器平台，键盘控制器与平台集成使用FPGA实现BMC，设计PS / 2接口电路是自主开发的，平台运行Linux操作系统，驱动器采用Linux系统。标驱动程序和内置键盘。
路设计图5是FPGA平台中PS / 2接口的电路设计示意图。5 PS / 2接口电路设计测试步骤测试平台使用Linux操作系统:)加载驱动程序，完成键盘控制器初始化）按键盘按键。
果验证方法是使用示波器显示波形检测和实际功能的组合。试结果图6显示了当键盘输入“Q”键时在示波器上捕获的波形。上面，CHAN A是时钟线，CHAN B是数据线，在每个时钟的下降沿采样。据部分首先以低电源发送。
以看出Q值的键盘扫描码是0x15（00010101b），这是当前的值。语本文主要介绍PS / 2接口键盘控制器的工作原理：它采用Verilog语言实现逻辑，并通过自身设计的FPGA平台验证，有效地证明了准确性。及逻辑实施的可行性。
本文转载自
恒温阀芯 https://www.wisdom-thermostats.com