本文讨论了市场上当前白板产品中存在的显着触觉延迟和部分定位误差的问题。于DSP FPGA的白板控制器设计并配备了高性能摄像头：FPGA通过内部锁相环将主频率增加到300 MHz。DMA DSP传输的第一个数据帧，算术处理，FPGA同步控制的预处理，第二个数据帧的缓冲，利用FPGA同时运行的特点，设计三个功能模块FPGA内部能够实现高速同步数据的采集，存储和传输，实时显示功能。
板图像; DSP; FPGA;摄像机中图分类号：TN402文档识别码：目前市场上的白板产品，最严重的问题是触摸延迟，用户在使用白板时有明显延迟。作延迟背后有三个主要因素：摄像机输出延迟，数据传输延迟和算法延迟。一个问题是定位精度很大，一些区域的定位误差太大。个问题的主要原因如下：定位精度与相机分辨率，有效相机焦距和程序算法密切相关。计了一种新型的图像白板控制器来解决上述问题。制器设计思路鉴于上述研究成果，本设计侧重于两个因素：摄像头，通过基础研究证明白板的书写流畅性，定位准确性，写作的技巧与相机是分不开的。此，该系统的摄像机旨在采用高性能摄像机，因为目前没有支持的测试基础，普通摄像机用于测试，高性能摄像机可以更换在任何时候取决于测试的结论。处理和数据传输。种设计充分考虑了大多数当前成像白板的注销。此，在设计数据传输时必须考虑以下因素：大量数据：由于数据源是摄像机数据，因此数据输出量很重要（640 * 480 * 2 * 60字节），直接由CPU直接读取的大量数据显然是不可取的。
要协处理器来预处理数据。出速度高：普通摄像机的输出速度为60帧/秒，主时钟的输出时钟为48 MHz。般处理器根本无法连接到它，它必须具有超过200 MHz的频率才能确保正确的数据传输。时显示：由于角度校正和数据传输在开发过程中是正确的，因此系统设计包括用于同步显示视频数据的液晶显示器。靠性：如果由于设备在传输过程中的性能而发生丢失或数据错误，则在随后的坐标算法实现中会出现严重问题。
此，任何数据传输都应使传输路径最小化，并避免大量数据流在印刷电路中移动。制PCB表面：由于控制器必须与图像白板集成，因此系统的整体尺寸受到严格要求的限制，不能太大。统成本考虑因素：任何产品的盈利能力都取决于产品的成本。此，设计必须考虑未来的成本因素。据产品性能最大限度地降低产品成本。施计划考虑到以往研究中的几个因素，系统必须保证高速数据传输的可靠性（60 fps），数据传输和显示的实时性能。频信号同步。果单数据流模式（没有数据高速缓存设计）与帧数据丢失现象（第一帧数据处理，第二帧数据已发布）有关同步）。此，协处理器采用ALTERA的高速FPGA芯片 SRAM 双晶结构模式。FPGA通过锁相内部环路将主频率乘以300 MHz。
DMA DSP传输的第一个数据帧，算术处理，FPGA同步控制的预处理，第二个数据帧的缓冲，恒温阀芯利用FPGA同时运行的特点，设计三个功能模块FPGA内部可以实现高速同步数据的采集，存储和传输，实时显示。个模块的描述如下：数据采集和预处理模块：该模块是FPGA和摄像机之间的接口。
通过接收相机帧同步，行同步，输出时钟和总线接口来收集相机数据，并删除前200行。删除YUV中的色差分量，并仅保留部分640 * 200视频数据的灰度信息。
时，数据存储在SRAM中。LCD模块：LCD模块使用320 * 240 TFT彩色LCD显示器实现同步视频显示。LCD驱动器完全由FPGA的内部逻辑实现，其操作由控制单元控制。制单元：这是控制FPGA操作的主要部分。
控制所有临时存储数据，同步显示和数据传输。制原理系统启动后，首先检查下一个DSP进入初始运行状态。DSP完成摄像机参数的配置时，启动数据采集和液晶显示器的预处理模块。先，控制数据采集模块采集和处理第一帧的数据，然后写入SRAMA。帧的数据采集完成时，采集模块数据处理通过内部总线切换同时将第二帧数据写入SRAMB。据总线切换到LCD模块以进行同步显示。显示完成后，数据总线切换回DSP，DSP用于通过中断信号发送DMA数据，数据传输到DSP进行处理（方向由图中的红色箭头））。旦SRAMA显示，DMA数据传输和SRAMB写入完成，控制器再次控制SRAM功能，SRAMA写入数据，SRAMB显示传输的数据（蓝色箭头数据流的方向）在图中），使数据的乒乓操作是互惠的。
行上述的实时采集，预处理，高速缓存，高速传输和同步显示功能。序算法的过程如图1所示。统实现由于所有操作都是在FPGA的内部逻辑中实现的，因此数据的可靠性也得到了最大程度的保证，并且要求还满足PCB尺寸的限制。
然该系统的开发需要几个新的技术领域（CMOS摄像头，FPGA，DSP），但初始设计采用开发板 手动DIY方法，不仅大大缩短了印刷电路的设计周期，而且加速了也是开发平台的发展。成本方面，可以使用双SRAM DSP FPGA 模式根据实验结果用CPLD代替FPGA。型SRAM可以取代大容量SRAM，单片机（ARM）或性能较差的DSP可以取代高性能DSP模式，而无需改变系统结构和降低成本。确保产品性能的原则下。论完成了数据预处理，乒乓存储，实时LCD显示和DMA数据传输等初步基线实验，数据算法验证过程正在进行中。本实验数据如下：相机帧率：60帧/秒，输出时间：16.67ms。：1.05毫秒。DSP算法需要时间：未知。调下载时间：未知。据正在进行的测试结果，已经实现了预期的数据预处理，乒乓存储，LCD屏幕的实时显示和DMA数据传输.LCD模块不是包含在批处理产品中，它同步DMA传输时间和CPU执行算法的DMA传输时间。此，来自第二帧数据的总DSP算法时间为：16.67 ms-1.9us-（105us *传输线数），并且初步测试为10数据线可以满足要求。此，系统设计可以满足预期的设计要求。
本文转载自
恒温阀芯 https://www.wisdom-thermostats.com