实时控制系统性能和确定性要求为了控制执行器，实时控制系统接收传感器输入信号并在操作后向执行器发送控制信号控制。些输出必须在收到输入后的指定时间内触发，即系统必须是实时的，同时输出必须始终相同进入相同的控制状态，即系统必须是确定性的。子工业的许多领域的发展使这些基本控制系统实时更复杂。
方面，控制算法越来越精细，达到了人工智能的决策水平。
一方面，这些控制系统越来越网络化，即本地连接到以太网或无线LAN，恒温阀芯并连接到因特网以进行长距离通信。外，用户界面变得越来越复杂，安全性要求越来越重要，使得外部控制源的数据加密和法律验证成为系统不可或缺的功能。
些趋势使处理器更强大，并具有更大的通信带宽。理器必须能够以某种方式实时响应输入信号，同时具有足够的存储容量来处理各种网络通信（作为低优先级任务）。
是，在许多情况下，系统升级以提高性能需要保留原始设备驱动程序，网络协议堆栈以及支持控制算法的一些基本操作。
于标准处理器架构（例如RISC ARM 32位）尤其如此。1显示了遵循以下两个原则的MCU升级示例：基于ARM91的AT91SAM7X系列升级到基于ARM9的AT91SAM9XE系列。
个系列都有内置的闪存，用于程序代码和参考数据。个系列之间的一个重要区别是ARM9处理器具有指令和数据的缓存，而不是ARM7处理器的情况。
速缓存有助于缓解由处理器和存储器之间的功率差异引起的性能下降（前者可以执行大约200 MIPS的代码，而后者只能以大约25 MHz的速率传输数据）。所周知，在使用缓存的系统上不可能完全确定。是，ARM926EJ-S处理器和AT91SAM9XE微控制器系列的许多架构特性使应用程序开发人员能够实现接近实时的性能。
速缓存 扩展数据总线片上闪存芯片具有许多架构特性，可优化内部数据传输带宽。图2所示，以AT91SAM9XE系列为例，它具有独立的16KB指令存储器和数据缓存，可以处理器速度运行，它还使用AHB总线矩阵处理器，外围设备和内存中有7层。
立并行数据通道。USB主机和以太网MAC设备都具有用于独立数据传输的专用DMA端口，而APB设备配备有外围DMA控制器（PDC），使得数据传输几乎无人占用。存和网络接口之间的批量。CPU资源。级中断控制器（AIC）可以在指定数量的处理器周期内处理一系列首选中断向量。
速缓存存储器允许处理器以所需的速度快速获得指令和数据，除非所需的数据或指令没有高速缓存在高速缓存中。这种情况下，处理器必须保持空闲状态，直到缓存完成。度并行的DMA数据传输机制减少了处理器在数据传输中的参与，但根本不涉及它。为中断请求可以随时发生，即使处理中断只需要很少的周期。何确定如果确定，存储在闪存的每个关键操作中的代码可以分解为小于16 KB的模块。所需的模块加载到指令缓存中并将其锁定为运行模块时始终在缓存中。有必要，还可以在数据高速缓存中加载和锁定关联的数据结构。里，锁定功能由高速缓存的锁定寄存器实现。确保了关键代码以处理器的速度执行。果高速缓存没有所需的指令代码，它将通过其自身和内置闪存之间的128位数据总线重新加载所需的指令代码。线可以加载比CPU时钟快四倍的32位数据，从而大大减少了清除缓存所需的时间。外，缓存缓存可确保首先加载缺少的关键数据。虑所有这些因素，计算执行时间并同时为多个中断和DMA传输做出最坏的情况，您可以确定是否可以满足实时约束以及可用的保证金是多少。
有必要，您还可以为每种可能的情况编写备份过程，这使得系统可以在不满足实时要求时分阶段运行（失败，但可靠但降级）。束语应用程序代码的精心设计和处理器核心架构的关键功能的利用将允许基于复杂控制算法的集成网络的实时控制系统中的近似确定性。要架构特性包括：数据和指令缓存锁定，环绕，128位宽数据总线，用于缓存和集成闪存连接，高级低滞后中断控制器，以及外围设备，网络接口和嵌入式设备。
DMA控制器，可直接在片外闪存之间传输数据。
本文转载自
恒温阀芯www.wisdom-thermostats.com